首页 > 技术文章 > Verilog编码规范与时序收敛
chensimin1990 2018-10-08 14:37 原文
Verilog编码规范与时序收敛
没有优先级的时候,尽量用case
时钟选择