verilog - MSB 案例陈述

我对输入数据的 MSB 有疑问。

我的输入有一个 8 位寄存器。在我的案例陈述中，我只关心我的 MSB 的价值，但我不确定如何以有效的方式确定这一点。例如，我不想执行以下操作：

code...

case(INP)
2'b10000000://stuff
2'b10000001://stuff
2'b10000010://stuff 

...

必须有更好的方法来做到这一点。这会起作用吗（见下文）？

code...

    case(INP)
    2'b1XXXXXXX://stuff

标签： verilog

这是casez为了什么。文字中的A?被转换为 Z，并将casez其视为无关紧要。

case(INP)
  8'b1???????://stuff
  8'b00000001://morestuff
  8'b0?00001?:// matches 00000010 000000011 01000010 010000011
endcase