verilog - Verilog 在负指数的情况下如何表现?
问题描述
Verilog 在负指数的情况下如何表现?例如:当 M 和 N 都为常数且 N 大于 M 时,表达式 (2**(MN)) 具有负指数。如果我在 RTL 代码中编写这样的代码会出现什么问题。
解决方案
表达式2 x被实现为算术移位操作。x的负值表示左移 x。
推荐阅读
- powershell - 如何使用 powershell 远程启动具有提升权限的批处理脚本
- django - 在序列化程序类中指定字段名称作为另一个序列化程序类的字段
- c# - 如何在 Web API 中返回 XML 响应
- python - 无法匹配文件
- angular5 - 如何将数据从一个子组件传递给父组件和其他子组件?
- excel - 检查日期是否为假期,如果“假期”特定日期单元格在 excel 中执行另一个功能
- java - 如何在导航组件中从子片段中关闭父片段
- cakephp - Cakephp申请表
- android - 无法解决:com.crashlytics.sdk.android:answers-shim:0.0.3
- javascript - 如何在ajax请求中传递空白数组?