vivado - 如何在 Vivado 上合成 Rocket-Chip?
问题描述
我正在尝试在 Vivado 上合成 Rocket-Chip。我能够在 Vivado 上运行仿真并获得所需的结果。但是,当我合成相同的设计并运行合成后仿真时,我不会得到相同的结果。我使用了在 vsim 目录中运行“make verilog”后生成的 2 个文件。对于综合,我定义了变量“SYNTHESIS”。我可能会错过哪些事情以获得适当的结果?
解决方案
您应该首先生成 Verilog 输出,将其合并到您的系统或 SoC 中,然后像往常一样将其传递给 Vivado
推荐阅读
- python - 如何使具有多个选择的 2 个 Tkinter (python) 列表框保持最新?
- svn - 删除 SVN 上的损坏修订
- rust - 根据类型注释返回不同类型值的 Rust 函数
- rust - 获取 TakeWhile 的长度?
- mysql - 包含 2 列的 SQL:总佣金和前 3 名用户的佣金
- github - 仅当推送到特定分支且标签存在时才触发 github 工作流
- mpandroidchart - 带有 Androidx 的 MPAndroidChart 库
- flutter - 如何在两个小部件之间共享公共参数?
- java - java.lang.ArrayStoreException
- c++ - C++ 中的多个函数