verilog - 使用管道将信息从系统 verilog 测试台传递到 C++ 程序

Question

我希望能够通过管道将信息从 System Verilog 测试台传递到 c++ 程序。有没有办法实现这一点。

标签： verilogsystem-verilogmodelsim

Answer 1

如果您在 Linux 上运行，您可以创建一个命名管道文件并让您的测试平台写入该文件。然后，您可以将该文件用作程序的输入。

但更有效的解决方案是使用 SystemVerilog 的 DPI 通过将 C++ 程序链接到仿真来传递信息。