verilog - 是否有 verilog 编码样式检查器或格式化程序?
问题描述
Verilog 是一种独特的语言,与其他编程语言或描述语言相比。但是,如果您不遵循良好的编码风格,例如“不要将多个左值组合在一起总是阻塞”,那么很容易编写一些错误的代码。netFPGA Verilog 编码指南。在verilog开发中是否有带有PSR2规则的verilog编码样式检查器或格式化程序,如php_cs或php_md?
解决方案
它不进行格式化,但 Verilator 有内置的 linting ( --lint-only -Wall
)
推荐阅读
- json.net - Google OpenID 发现文档的更改有多敏感?
- java - 尝试将 CSV 文件转换为 JSON 格式以便将其保存在 mongodb (spring) 中
- unicode - 浏览器中不显示 unicode 字符
- python - 将 Apply 函数结果添加到原始 df
- javascript - JS 类属性“未定义”,即使它似乎已定义
- r - 数一数护士在接触病人之前洗手的次数:是 X 在 Y 之前,group_by(ID)?
- excel - 循环提前退出时的VBA
- python - python代码在PyCharm中标记为资源根的文件夹中找不到文件
- xml - XML Grouping 在表中添加数据
- tomcat - Fluentbit 与 Tomcat 日志