verilog - 是否可以在 Verilog 中提取参数的值
问题描述
我试图概括一个具有参数“int max=15”的模块。有没有办法将模块的输出设置为参数的值。例如,如果参数 max 设置为值 8,则 zout 将设置为值 4'b1000。
module example
#(parameter int max=15,
parameter int bw=$clog2(m))
(input logic ............,
.........................,
output logic [b-1:0] zout);
assign zout = [value of max];
解决方案
您可以直接分配它:
module example #(
parameter int max=15,
parameter int b=$clog2(max+1)
) (
output logic [b-1:0] zout
);
assign zout = max[b-1:0];
endmodule
推荐阅读
- django - AWS 中的 Django 登录
- php - Laravel - 使用范围
- powershell - 尝试使用 Remove-ADGroupMember 时,PowerShell 中的“从服务器返回了引用”
- python - 使用混合的 int 和字符串对列表进行排序
- c++ - 为 std::string 释放内存的异常(尝试在 UE4 中使用 YOLO/Darknet)
- python - 无头铬无法检测元素(硒)
- python - 如何在熊猫中将月份数转换为日期时间
- sql - 有没有办法代替 GROUP BY
- ios - 应用程序图标未出现在使用 Apple ID 的应用程序下
- c# - ListBlobs() 仅查看 Azure blob 容器中的第一个文件夹