fpga - 使用 yosys 提取 FSM

我一直在尝试使用 yosys 从我的结构 verilog 文件（门库是 Xilinx 的 simprims）中提取 FSM，但没有成功。我想我可能需要通知 yosys 我使用哪个门库或类似的东西，但正如我所说，没有成功。为了完成这项工作，我应该做些什么吗？谢谢你。

标签： fpgayosys

Yosys 的 FSM 提取旨在从粗粒度 RTL 派生的网表中提取 FSM。它无法从技术映射的网表中提取 FSM，这需要一种不同的方法。