vhdl - 具有多个输出的 FPGA LUT

我正在设计一个 mandelbrot 查看器，我正在设计用于平方值的硬件。我的平方器是递归构建的，其中 4 位平方器依赖于 2、2 位平方器。所以对于我的 16 位平方器，它有 2 个 8 位平方器，每个都有 2 个 4 位平方器。

如您所见，递归性开始使设计变得复杂。为了帮助加快我的设计，我想使用一个模拟 4 位平方器的 4 输入 ROM。所以当你在rom中输入3时，它输出9，当你输入15时，它输出225。

我知道在逻辑单元中实现的普通 LUT 可能有 3 或 4 个输入变量，只有 1 个输出，但我需要一个 8 位输出，所以我需要更多的 ROM，然后是 LUT。

感谢所有帮助，我很好奇 FPGA 将如何存储这些 ROM，以及将其存储在 ROM 中是否比计算 4input Square 更快。

贾维

标签： vhdlfpgarom

要使用 LUT 明确地对 4 位数字求平方，您需要使用 8 个 4 输入 LUT。每个 LUT 的输出都会为您提供一位 8 位产品。

使用更大的块 RAM 原语（如 ROM）、专用 MAC（乘法累加）单元或使用普通乘法运算符*并依赖于综合工具的优化，可以通过这种方法实现设计的整体尺寸和 fmax 性能。

您可能还想查看与该主题相关的一些研究论文，例如此处。