vhdl - Modelsim/Questasim 单元延迟仿真
问题描述
我想使用 Questasim 10.1 启动单位延迟 RTL 模拟。我已经查看了如何编译设计,并且发现有一个+delay_mode_unit
编译verilog
文件的选项。我的设计是vhdl
。
这种设计有选择吗?
解决方案
通过参考 Modelsim 10.1c 用户手册- Chapter 7, Cell Libraries
,您可以了解 Modelsim 如何支持各种 Verilog ASIC 和 FPGA 单元库。单位延迟模式在手册的一页后解释。
关于 VHDL,我找不到 Modelsim 得到确认支持的类似部分。但是,在 中Chapter 14, VHDL VITAL SDF
,您可以找到如何仅为 VITAL 单元启用计时。您可以阅读以下部分SDF to VHDL Generic Matching
以获得更多帮助。
还可以查看Chapter 6, VITAL Usage and Compliance
如何为 VHDL 进行工作设置。
推荐阅读
- java - 使用本地过程或函数将数据插入数据库与 Spring 或实体框架等最新框架有什么区别?
- android - 单选按钮自定义方向
- sql - 前端取记录时超过最大值
- perl - 如何检查一个数字是否以perl中的其他数字开头
- mysql - 相同的 mysql 查询在 mysql 中比 mariadb 花费的时间太长
- python - 从 rpy2 中提取返回值
- html - 使用可变高度内容使页脚填充页面的其余部分
- python-3.x - ModuleNotFoundError:没有名为“属性”的模块
- html - 单击使用 localhost url (www.google.com) 打开的锚标记?
- python - 使用弹性搜索查询查找多个精确值