model - SystemVerilog 一系列延迟赋值
问题描述
我是 Verilog 语法的新手。有没有办法在 SystemVerilog 中将此分配作为单行?
例如,顺序位分配由下式给出
out <=1
out <= #1 0;
out <= #2 1;
out <= #3 0;
提前致谢。
解决方案
它不是一条线,但您可以使用循环以固定间隔反转信号。例如,我经常使用这样的永久循环生成测试台时钟:
initial begin
out = 1'b1;
forever #1 out = ~out;
end
如果您只想生成少量脉冲,则可以用 for 循环替换永远循环:
initial begin
out = 1'b1;
for (int i = 0; i < 3; i++) begin
#1 out = ~out;
end
end
推荐阅读
- python - 获取xml中不同标签之间的字符串
- python - 如何给出不同的输出取决于python中的输入?
- java - 属性文件未加载和更新相对路径,但适用于绝对路径
- javascript - 在javascript中滚动时放大缩小图像
- java - OpenKm 使用 java
- java - 如何对 oracle 进行条件查询
- javascript - 计算字符串在数组中出现的次数
- c# - 如何在“SimpleTCP”中的“Client.WriteLine”中传递两个参数
- python - 如何停止在执行程序中运行的循环?
- spring - 在 GCP 中无法访问 Spring Boot REST API