vhdl - 如何在VHDL中的每个时钟周期设置一个标志
问题描述
我需要在每个时钟周期增加我的计数器,我的第一个想法是在每个时钟周期设置一个标志 count<='1',然后在计数器过程中在我的寄存器中添加 1。应该这样做吗?
begin
count<='1';
wait for -- ns;
count<='0';
wait for -- ns;
end process;
有没有聪明的解决方案?
解决方案
您提供的代码不会通过综合。
如果这是用于模拟输入信号的测试平台,则可以执行以下操作
count <= not count after period ns;
其中“周期”表示内部时钟的上升沿
如果您尝试合成此代码,则需要为该过程包含一个时钟
process ( internal_clk )
begin
if ( rising_edge ( internal_clk ) ) then
count <= not count;
end if;
end process;
如果最终你只是想增加一个计数器,为什么不直接增加计数器呢?
process ( internal_clk )
begin
if ( rising_edge ( internal_clk ) ) then
counter <= counter + 1;
if ( counter = max_counter ) then
counter <= 0;
end if;
end if;
end process;
请记住,这样做会导致单个时钟周期的延迟,因为这些寄存器只会更新时钟的每个上升沿。
推荐阅读
- android - 带电容器的离子和 Android 未在 IntelliJ 中运行模拟器
- php - 更改 Woocommerce 产品类别列表的字符串逗号分隔符
- javascript - 用 Jest 测试 LightningChartJS
- google-cloud-platform - 如何授予服务帐户对两个项目的访问权限?
- angular - 使用 ng-select 时无法读取 null 的属性“$ngoptionlabel”
- controller - SATA控制器
- python - 将 Poly1305 与 ChaCha20 一起使用的正确方法?
- react-native - 使用 lottie.js 给出错误 TypeError: Attempted to assign to readonly property
- azure - Azure 服务总线无法连接到 kubernetes docker
- node.js - 使用 puppeteer 打印大 HTML 页面的最后一页