vlsi - 设计编译器拓扑中的缩放延迟值
问题描述
我想将 TLU plus file 中的延迟值缩放为零。我们如何在设计编译器拓扑模式中实现这一点。我们如何将延迟值缩放到 DC 拓扑中 TLU 加文件的零
解决方案
Check "Assessing Design and Constraint Feasibility in Mapped Designs" on User Guide. You can use:
set_zero_interconnect_delay_mode true
推荐阅读
- javascript - 将信息从一个浏览器窗口发送到另一个
- javascript - 如何将 React 数组转换为具有相同键和值的 JSON 对象?
- flutter - 我的应用程序 throws me 方法在 null 上调用
- swift - 根据 2 'onTap' 之间的持续时间触发 2 种不同的动作
- python - 如何使我的 .desktop 路径全球化?
- kotlin - 在不详尽的情况下使用 Kotlin 的作用域函数 with / when
- java - 按钮需要点击两次。任何想法为什么?
- javascript - D3.js(v5 或 v6):获取初始缩放位置和缩放以适应强制布局
- reactjs - 样式化组件未在 Chrome 中显示
- r - guide_coloursteps 中的意外 NA