system-verilog - 用于标记不正确的 verilog 事件区域的 SV 断言
问题描述
如果在verilog事件队列中的NBA区域中切换信号,是否有系统verilog构造可以标记错误?就像是
if($toggled_in_nba(clk))
begin
`uvm_error()
end
解决方案
语言中没有任何内容。无论如何,NBA 地区没有任何变化——活跃地区的一切都在变化。当活动区域中没有更多事件时,非活动区域中的事件变为活动状态,可能会调度更多事件。这会递归地进行,直到在活动或非活动区域中没有安排更多的事件。然后在 NBA 地区安排的赛事开始活动,并且这个循环一直持续到任何地区没有更多赛事为止。只有这样,时间才能前进。
大多数工具都能够按照模拟器的相同顺序记录信号变化,因此您可以看到相对顺序。但是您可能想查看XY 问题,以确保您已经真正解释了您要完成的工作。
推荐阅读
- sql-server - 如何复制hierarchyid子树
- python - 在 Windows 10 的命令提示符下,“py”有效,但“python”无效
- python - 根据其他数据框列删除数据框中的行
- svelte - Svelte 组件意外执行变量初始化
- mysql - MySQL:我可以使用 INNER JOIN 来查找属于第二个表中定义的类别的表的项目吗?
- java - 如何将一个实例的结果输入到另一个实例中
- python - ModuleNotFoundError - Python VSCode 我无法导入模块:
- wpf - 鼠标单击时的wpf组合框边框颜色
- html - 一些 html 标签正在重叠,我是 web 开发的新手
- python - 使用 exec 定义变量并从变量中获取值会引发 NameError