system-verilog - 为什么Unique关键字会导致综合和仿真不匹配

Question

我正在为 Uni 的 SystemVerilog 的第二门课程设置我的环境。当我注意到 svlint 有一条规则禁止使用 unique 关键字时，我想研究一下 linter，因为

这会导致仿真和综合之间的不匹配

svlint 规则

为什么这是真的？我无法想象为什么它可能会导致差异或为什么应该避免它。我一直发现独特的关键字有助于确保全面覆盖。

标签： system-verilog