verilog - 在 Verilog 中进行闩锁时，我们是使用阻塞语句还是非阻塞语句？

Question

在verilog中制作闩锁的正确方法是什么？当我尝试在 vivado 上合成两种方式时，两种情况下都会生成锁存器。我试图了解我们使用阻塞语句还是非阻塞语句？

i) 总是@(enable,input) 开始 q <= input; 结尾

ii) 总是@(enable,input) 开始 q = 输入；结尾

标签： verilogdigital

Answer 1

使用阻塞分配。

对于综合，仅对边缘敏感时序逻辑使用非阻塞分配。