stm32 - QSPI 协议中 DDR 与 SDR 相比有何优势？

Question

我正在为连接到 STM32H753 的 QSPI 串行闪存开发驱动程序。我习惯了 SPI，但不太习惯 QSPI。

我不明白双倍数据速率与单倍数据速率的好处。当然，我理解 DDR 允许在每个 SCK 时钟周期传输两位而不是一位。但最后，两种模式下的数据带宽限制是否相同？

例如对于我的组件（请参阅 SDR QuadRead 与 DDR QuadRead）：

SDR 或 DDR 的最大读取速率相同，唯一的区别是 SCK 信号频率。但是master和slave仍然需要支持比SCK高两倍的IO频率。

我发现的唯一区别是指令阶段比 DDR 中的数据阶段慢两倍：

任何想法 ？

标签： stm32flash-memory

Answer 1

但最后，两种模式下数据带宽的限制是否相同

唯一的区别是 SCK 信号频率。

由于许多原因，它非常重要。我们尝试尽可能降低这些频率，因为它可以简化 PCB 设计（尤其是更复杂的设计），降低 EMI（并且商业设备通常必须通过认证）。添加的噪声会影响 PCB/uC 的模拟部分，例如降低 ADC 的质量。

因此，在总线上使用 54MHz 而不是 108MHz 是一个很大的好处（请记住，所有数据线（在 octaSPI 中我们可以有 8 条）也可以在更高的频率下工作，这也使设备设计变得复杂。