首页 > 技术文章 > Design verification经验总结

lybinger 2017-08-16 15:24 原文

1.做好Testplan

2.关于搭建testbench

3.创建test case

4.查看coverage

Dve -covdir sim.vdb

5.一些常用的debug手段

vcs可以用 -lca -simprofile编译选项,指定打开profile,运行选项是 -simprofile mem+time, 可以创建profileReports目录,prof_mem_report.txt,prof_time_report.txt。还可以加上-reportstats选项(capture cpu resourse statistic for compilation and simulation.)。

 

推荐阅读