vhdl - 移位寄存器 PISO
问题描述
并行输入/串行输出移位寄存器的清除和时钟输入是什么意思?我正在分析该代码:
Entity shiftop is
port(clk,c :in bit;x :in bit_vector(7 downto 0);tx:out bit );
end entity;
architecture shift_arch of shiftop is
signal shift :bit_vector(7 downto 0):="00000000";
begin
shift<=x when (c='1' and c'event) else
'0'& shift (7 downto 1) when(clk='1' and clk'event) else
shift;
tx<=shift(0);
end architecture;
我不明白的是“c”的含义,我想,它类似于 CLEAR 输入或将输入 x 加载到寄存器中的东西。
解决方案
推荐阅读
- scala - 在scala中将try catch替换为Try
- ios - 我无法使用以编程方式添加到 Xcode 的字体
- javascript - 如何获得从上到下的自动无限滚动效果?
- javascript - 使用 JSON + AJAX 时功能不起作用
- ruby-on-rails - 在 Rails 中的过滤器之前升级 Ruby 中断(Devise,Pundit)
- oracle - 插入语句无法识别变量值
- c - C:让用户一个字符一个字符地填充一个字符数组。然后打印出来
- powershell - 使用 powershell 遍历一个文件夹中的文件并使用这些名称创建 txt 文件
- javascript - 将作为项目的数组数组转换为以对象作为项目的对象
- reactjs - 从 github 页面更改为 netlify 后可见的受信任 Web 活动地址栏