cocotb - 使用 Aldec 模拟 cocotb
问题描述
我正在使用 cocotb 作为测试平台进行一些 EDA 工具测试。我使用 icarus 和 verilator 运行模拟没有问题,但是,使用 Aldec 我在“runsim.tcl”遇到问题。
控制台的输出是
Welcome to VSIMSA!
This message was printed from `startup.do' macro file.
runsim.tcl(5) error: parse error
@if [string length<--
make[1]: *** [/c/users/mehdi/anaconda3/lib/site-packages/cocotb/share/makefiles/simulators/Makefile.aldec:176: results.xml] Error 1
make[1]: Leaving directory '/c/Users/Mehdi/testcocotbVerilator'
make: *** [c:\users\mehdi\anaconda3\lib\site-packages\cocotb\share\makefiles/Makefile.sim:82: sim] Error 2
如果有人能建议我如何解决这个问题,我将不胜感激
解决方案
您的标签显示 active-hdl - 那么您可能应该使用SIM=activehdl
cocotb master 的新标签。
SIM=aldec
适用于 Riviera-PRO。
推荐阅读
- julia - 如何在 Julia 1.0 中用 NaN 替换 Inf 值?
- c# - SaveChanges() 不会向数据库中插入任何记录
- java - 读取文本文件并创建一个二维数组
- php - 查询谷歌数据存储返回的数组排序不正确
- javascript - 为什么 react native redux reducer 有时会被调用两次,有时只调用一次?
- java - 堆栈窗格问题上的 setMouseTransparent(true)
- sql - SAS PROC SQL 验证
- javascript - axios put 不发生投掷禁止
- python - 为什么我的列表在使用反向操作时被赋值为“none”?
- flutter - 如何在脚手架中将自定义偏移设置为“FloatingActionButtonLocation”?