system-verilog - 如何从 UVM 工厂类中被覆盖的位置进行微调
问题描述
在我们的模型中,一类在 UVM 工厂中被覆盖,我如何找到它在哪里完成?我正在使用 vcs DVE / VERDI 进行调试。
谢谢,
解决方案
怎么样:
// variable to store a reference to the factory
uvm_factory factory;
// get a reference to the factory
factory = uvm_factory::get();
// print the contents of the factory
factory.print();
或全部在一行中:
uvm_factory::get().print();
推荐阅读
- javafx-8 - 为什么我不能将节点从 X=600 移动到 X=0(保持 Y 不变),所以图像从右到左?
- apache-spark - 在 Hive 上使用 Parquet 增加写入并行度
- asp.net-core - StackExchange.Redis 和 SQL Server 之间的关系
- android - 如何在 android 中通过 javascript 更改 WebView 内容字体系列?
- cygwin - Windows下的gcc有什么工具可以制作一个带有工作命名信号量(sem_open)的控制台程序?
- bash - Bash脚本不输出任何东西
- racket - 添加用户输入,非常简单
- c - LLVM 可以用来生成优化的 C 代码吗
- azure-pipelines - 如何在 Azure Pipeline 中发布 GoogleTest 结果?
- javascript - innerHTML 未在 for JS 循环中更新